AI агент само за 12 часа разработи от нулата пълноценен RISC-V процесор

Според информация на techspot агентска AI система е проектирала от нулата пълноценно RISC-V процесорно ядро само за 12 часа, което е първият случай, когато автономен агент създава работещ процесор по GDSII спецификацията. Подобно на човешките инженери, AI агентът е следвал конвенционалния цикъл на разработване - проектиране, изграждане, тестване и усъвършенстване - но го е направил напълно самостоятелно, вместо да разчита на отделни инструменти за автоматизация за всеки етап.

Процесорът, който получи името VerCore, е създаден от стартъпа за проектиране на чипове Verkor.io с помощта на неговата агентска AI система Design Conductor. Според публикувания от компанията информационен документ VerCore разполага с петстепенен конвейерен дизайн с архитектура in-order, single-issue и тактова честота 1,48 GHz.

Чипът постигна резултат от 3261 точки в бенчмарка CoreMark - специализиран инструмент, използван за измерване производителността на микроконтролерите и процесорите във вградените системи. Скромният резултат подсказва, че VerCore едва успява да се справи с началния клас Intel Celeron SU2300 от средата на 2011 г., което показва, че новият дизайн едва ли ще може да се конкурира със съвременните процесори.

Заслужава да се отбележи, че самият Design Conductor не е AI модел, а инструмент за работа с арсенал, който ограничава големите езикови модели да следват определен набор от инструкции в преследване на определена цел. В този случай той е работил самостоятелно с команден промпт, в който са въведени само 219 думи, предоставени от инженерите на VerCore, и е създал GDSII файл, който може да се използва за производството на реално процесорно ядро с помощта на EDA софтуер.

Процесорът VerCore все още не е физически произведен; той е валидиран само чрез симулация с помощта на референтния симулатор RISC-V ISA - Spike. Оформлението му е проектирано с помощта на ASAP7 PDK - академичен комплект за проектиране с отворен код, който моделира 7 nm технологичен възел. Прогнозният PDK е разработен от инженери в Държавния университет на Аризона в сътрудничество с ARM Research и е достъпен в GitHub под BSD 3-Clause лиценза.

Verkor възнамерява още до края на този месец да публикува всички съответни проектни файлове, което ще позволи на хардуерните дизайнери и инженерите от трети страни да проверят твърденията на компанията. Компанията също така планира да представи реализация на VerCore на базата на FPGA на Конференцията за автоматизация на проектирането в Лонг Бийч, Калифорния, през юли.

Това не е първият случай, в който изкуственият интелект се използва за синтез на цифров хардуер. През 2020 г. фино настроеният модел GPT-2, получил името DAVE, беше обучен на Verilog код, за да генерира опростени хардуерни логически схеми. През 2023 г. последва схема на 8-битов процесор, за която се съобщава, че е проектирана изцяло от GPT-4. Към 2026 г. повечето водещи модели на големи езикови системи са в състояние да проектират и тестват чипове с основна функционалност, макар и с различни нива на надеждност.